FPGA UDP/IP协议栈

    完全用FPGA硬件实现的Ethernet UDP/IP协议栈。

• 可直接使用在Xilinx Virtex-6^TM、Spartan-6^TM和7系列FPGA上。
• 优化过的资源占用率。
• 低延迟，高吞吐率。
• Ethernet 100/1000Mbps(AXI stream interface, easily connect with xilinx 10/100/1000 trimode MAC core)。
• 支持的协议：
  - IPv4
  - UDP
  - ARP (request/reply)
  - ICMP (option)
  - IGMPv2 (option)
  - DHCP client (option)
  - UDP port filtering
  - Unicast and broadcast
  - IP/UDP checksums validations(option)
  - Programmable MAC address and static IP address
  - Programmable UDP destination and source ports (TX)
  - Management of ARP table(option for single or multiple entrys)
  - IPv4 fragmentation not supported
• Netlist version available for ISE 14.3 and layer

应用领域：

    需要低延迟高吞吐率的以太网收发通信、VoIP、可视对讲、广播电视系统、MPEG-TS over UDP/IP、工业自动化系统等。